Финансы и IT

Кoмпaния Intel нe рaз oбъяснялa, чтo у нeё сaмыe сoвeршeнныe тexпрoцeссы, дaжe eсли в нaзвaнии срaвнивaeмыx тexпрoцeссoв стoят oдинaкoвыe цифры. С этим тяжeлo спoрить. Пoслe 90-нм тexнoлoгичeскиx нoрм цифры в нaзвaнии тexпрoцeссoв слaбo отражают реальное положение дел. Что касается современной ситуации с техпроцессами, например, с использованием 10-нм техпроцесса Intel на одном квадратном мм можно создать 100,8 млн транзисторов, а с использованием 10-нм техпроцессов Samsung и TSMC — только по 50 млн. Формально масштабы технологических норм одинаковые, а результат отличается в два раза. Получается, что Samsung, GlobalFoundries и TSMC по технологичности производства смогут догнать 10-нм техпроцесс Intel только с началом производства «7-нм» продукции и, скорее всего, с внедрением второго поколения 7-нм техпроцесса.

Геометрические размеры рёбер транзисторов FinFET в 10-нм техпроцессе Intel

Высказанное выше предположение опирается на свежие данные аналитической компании IC Knowledge, специалисты которой подготовили доклад о темпах внедрения в производство сканеров диапазона EUV. Как следует из приведенной ниже иллюстрации, размеры рёбер FinFET, затворов, контактов под затворами, отверстий металлизации и проводников первого по отношению к кристаллу слоя металлизации будут примерно одинаковые как для первого поколения 10-нм техпроцесса Intel, так и для обоих поколений 7-нм техпроцессов Samsung, GlobalFoundries, TSMC. Разница появится только после перехода на технологические нормы 5 нм, которые производители начнут внедрять в конце 2019 года или в 2020 году. Вот тогда конкуренты получат шанс обогнать Intel в плане реализации наиболее технологически выполненных полупроводников.

Сводная таблица с размерами элементов в основных «слоях» современных процессоров для 7-нм, 10-нм и 5-нм техпроцессов

По таблицам поясним, что аббревиатуры в крайней правой колонке обозначают числа задействованных фотошаблонов и, соответственно, технологических циклов для изготовления тех или иных элементов на кристалле или в слоях с металлизацией. Сокращение SAQP говорит о четырёх фотошаблонах, SADP — о двух, LE3 — о трёх. В случае EUV число фотошаблонов может быть любым, но оно ощутимо меньше, чем в случае использования обычной оптической проекции для изготовления того же слоя чипа. Также следует помнить, что в микросхеме гораздо больше слоёв и элементов, чем приведено в таблице. Просто нам показали наиболее важные из них.

Надо сказать, что собранные IC Knowledge данные в первую очередь иллюстрируют темпы внедрения в производство литографической проекции с помощью EUV-сканеров с длиной волны 13,5 нм. Компания Samsung начнёт частичное использование EUV-сканеров для выпуска 7-нм продукции первого поколения, что произойдёт во второй половине текущего года, а компании TSMC и GlobalFoundries начнут частичное использование EUV-сканеров в 2019 году для выпуска продукции с использованием второго поколения 7-нм техпроцесса. Компания Intel, вероятно, в обозримом будущем тоже может попытаться использовать в производстве EUV-сканеры, но произойдёт это не раньше 2019 года с началом выпуска процессоров с помощью улучшенного 10-нм техпроцесса (10+).

Сканер EUV без защитного кожуха

С превосходством техпроцессов Intel мы разобрались, теперь посмотрим, как в ближайшие два года будут использоваться EUV-сканеры. Первой это начнёт делать компания Samsung. Она пропустит 7-нм производство с помощью одних лишь оптических DUV сканеров, на что сделали ставку компании TSMC и GlobalFoundries, и задействует EUV-сканеры для изготовления отверстий металлизации в контактной группе вне кристалла и для изготовления верхних слоёв металлизации. Аналогично поступят компании TSMC и GlobalFoundries, когда в следующем году начнут внедрять 7-нм техпроцесс второго поколения (все три техпроцесса скрыты в таблице под названием «7nm with EUV (Gen1)»). Использование EUV-проекции вместо оптической позволит уменьшить число фотошаблонов с 15 штук до 5. Это упростит подготовку проектов к выпуску, само производство, уменьшит вероятность возникновения дефектов, но не снизит себестоимость чипов, о чём аналитики сразу предупреждают.

Внедрение 7-нм техпроцесса второго поколения с использованием EUV (для TSMC и GlobalFoundries это будет уже третье поколение 7-нм техпроцесса) обещает перевести на EUV-проекцию изготовление первого металлического слоя уже в составе кристалла. Для 7-нм норм сканеры оптического диапазона для создания первого слоя металлизации требуют 23 фотошаблона, а EUV-сканеры обойдутся 9 фотошаблонами. Следует сказать, что для этого потребуется разработать защитные плёнки, спасающие кремниевые подложки от сверхжёсткого излучения. Требуется покрытие с прозрачностью 90 %, которое способно выдержать излучение от источника мощностью 250 Вт. Пока прозрачность защитных плёнок находится на уровне 83 %, и они выдерживают не более 7000 экспозиций от источника излучения мощностью 245 Вт (данные ASML). Отметим, для 7-нм техпроцесса первого поколения компании Samsung такие плёнки не нужны. Они понадобятся только при изготовлении элементов уменьшенного размера, что будет востребовано только во втором поколении 7-нм техпроцесса с EUV через год–полтора.

300-мм подложки, обработанные в производственном комплексе Fab 1 компании GlobalFoundries

Отдельно по 5-нм техпроцессу с использованием EUV-сканеров надо сказать, что не готовы не только защитные плёнки для пластин, но также нет фоторезиста с надлежащими свойствами. Созданный и опробованный для работы с EUV-излучением фоторезист показывает высокие характеристики в случае выпуска 7-нм продукции. Опытное производство 5-нм чипов ведёт к высокому уровню дефектов именно из-за недостатков фоторезиста. Новый фоторезист должен быть предложен в течение 18 месяцев, иначе компания TSMC провалит планы по переходу на 5-нм нормы производства.

Источник: